• Tham gia thiết kế logic FPGA (Verilog/SystemVerilog/VHDL) cho các khối xử lý tín hiệu số và khối điều khiển
• Làm việc với các thiết bị chuyển đổi tín hiệu tốc độ cao (ADC/DAC), thiết kế hệ thống clock chính xác và xử lý đồng bộ đa miền clock (clock domain crossing)
• Thực hiện mô phỏng, xây dựng testbench và xác minh chức năng cho các thiết kế FPGA trước khi triển khai trên phần cứng
• Phân tích và tối ưu timing, jitter, latency của hệ thống; debug và xử lý lỗi ở cấp độ thiết kế logic và tích hợp phần cứng
• Phối hợp với các nhóm thiết kế phần cứng, phần mềm điều khiển và các nhóm chuyên môn liên quan để đảm bảo khả năng tích hợp và vận hành ổn định của toàn hệ thống
• Xây dựng giải pháp kiểm thử chức năng, kiểm thử tích hợp và đánh giá hiệu năng cho các hệ thống sử dụng FPGA
• Đánh giá, phản biện và đề xuất tối ưu giải thuật cũng như
kiến trúc luồng xử lý dữ liệu trong hệ thống FPGA
• Xây dựng tài liệu thiết kế, quy trình phát triển và mô tả kỹ thuật
• Nghiên cứu, đánh giá và đề xuất nền tảng công nghệ (platform) FPGA phù hợp cho các sản phẩm của nhóm
Bắt buộc:
• Tốt nghiệp Đại học chính quy loại Khá trở lên, chuyên ngành Điện tử Viễn thông, Điều khiển, CNTT hoặc các chuyên ngành kỹ thuật liên quan
• Thành thạo một trong các ngôn ngữ VHDL/Verilog/SystemVerilog
• Hiểu sâu về thiết kế số đồng bộ, FSM, pipelining, Clock Domain Crossing (CDC) và chiến lược reset
• Có kinh nghiệm sử dụng công cụ FPGA như Vivado, Quartus hoặc tương đương
• Có khả năng đọc hiểu timing report, constraint, và xử lý vi phạm timing
• Có kinh nghiệm thực hành trên KIT phát triển FPGA của Xilinx, Altera
• Tối thiểu 2 - 4 năm kinh nghiệm làm việc với các hệ thống FPGA cho sản phẩm thực tế
•
Tiếng Anh tối thiểu tương đương 650 TOEIC
Ưu tiên:
• Kinh nghiệm với Xilinx RFSoC (ZCU111/ZCU216) hoặc nền tảng FPGA cao cấp tương đương
• Kinh nghiệm làm việc với ADC/DAC tốc độ GSPS
• Kinh nghiệm với các giao tiếp tốc độ cao (SERDES, DDR, LVDS, JESD, Ethernet MAC/PHY)
• Kiến thức về SoC FPGA, softcore processor, AXI/AHB bus