Vị trí công việc này hiện tại đã hết hạn nộp hồ sơ, bạn có thể tham khảo thêm một số công việc liên quan phía dưới
Mô tả công việc
Main responsibilities include:
• Planing place and route architecture.
• Defining the floor plan of each cell or chip and power structure designing.
• Layout polygons, transistors, subtract connections, connections for all of the blocks using the schematics generated by the circuit group, and to layout device under test, test structure for process test chips.
• Running verification: DRC, LVS and Antenna
Yêu cầu
• Min Bachelor/Engineer or above with major in Electronics, Telecommunications, Physical - Electronics with a minimum GPA of 7.0
• Good listening, writing and speaking English.
• Good communication skills, positive attitude, and ability to work in a team environment.
• Experiences with CMOS device layout and construction is a plus.
• Project or industry experience in ASIC is a plus.
Position based in Ho Chi Minh. No relo assistance at this time. Must be eligible to work in Vietnam without restriction(s).
Quyền lợi
Training with Trainers from U.S
Thông tin chung
- Ngày hết hạn: 19/04/2019
- Thu nhập: Thỏa thuận
Các thông tin được cung cấp chỉ nhằm mục đích cho người dùng tham khảo, JobOKO không đại diện và không có sự liên quan tới doanh nghiệp esilicon vietnam trong các hoạt động tuyển dụng. Các thông tin bản quyền, nhãn hiệu hoặc bất kỳ quyền sở hữu trí tuệ nào liên quan đến nội dung, thương hiệu hay hình ảnh doanh nghiệp này không thuộc sở hữu của JobOKO.
Người dùng cần tự xác minh thông tin trước khi ứng tuyển, giao dịch hoặc đưa ra bất kỳ quyết định nào dựa trên các nội dung này.
